Elérte fizikai korlátait a chipek síkbeli zsugorítása, így a mérnökök kénytelenek vertikálisan terjeszkedni a tárhely-kapacitás növeléséért. A SanDisk és a Kioxia közös fejlesztése, a tizedik generációs 3D NAND flash lapka pontosan ezt a problémát hidalja át 332 aktív rétegével. Az iparág legújabb BiCS10 technológiája minden eddiginél közelebb hozza azt az állapotot, amikor egyetlen szerverfiókban petabájtos nagyságrendű adattömeget lehet tárolni.
A félvezetőipar évtizedeken át a tranzisztorok és memóriacellák méretének csökkentéséből élt. A szilíciumlapkákon elhelyezhető struktúrák azonban elérték azt az atomi léptéket, ahol a fizikai korlátok és a kvantumeffektusok meggátolják a további síkbeli méretcsökkentést. A gyártási költségek drasztikus emelkedése mellett a szivárgási áramok is kezelhetetlenné váltak, ami új megközelítést követelt meg a mérnököktől.
Felfelé építkező felhőkarcolók a szilíciumlapkán
A vízszintes terjeszkedés feladása után a gyártók a harmadik dimenziót vették birtokba. A SanDisk és a Kioxia mérnökei által kifejlesztett BiCS10 architektúra 332 egymás fölé helyezett aktív cellaréteggel dolgozik, ami példátlan adatsűrűséget tesz lehetővé. A QLC (Quad-Level Cell) változat esetében a bitsűrűség meghaladja a négyzetmilliméterenkénti 37 gigabitet, ami közel 60 százalékos növekedést jelent a korábbi, nyolcadik generációs megoldásaikhoz képest.
Ez a kialakítás nem egyszerűen a rétegek felhalmozását jelenti, hanem a szilíciumfelület kihasználásának teljes átgondolását. Ha ugyanakkora fizikai alapterületen lényegesen több adat tárolható, akkor a gyártósorokról lekerülő chipek egyetlen ostyára vetített kapacitása jelentősen megnő. Ez a technológiai váltás hosszabb távon képes megfékezni az adatközponti tárolókapacitások drágulását, mivel azonos gyártási lépésszámmal jóval több terabájtnyi tárhely állítható elő.
Külön gyártott logika és memóriatömb a maximális hatékonyságért
A kiemelkedő adatsűrűség elérésében kulcsszerepet játszik a továbbfejlesztett CBA (CMOS directly Bonded to Array) technológia. Ennek lényege, hogy a memóriacellák tömbjét és az azokat vezérlő CMOS logikai áramköröket két teljesen különálló szilíciumostyán gyártják le. Így mindkét összetevő a saját fizikai követelményeinek leginkább megfelelő, optimális gyártástechnológiával készülhet el, elkerülve a kompromisszumokat.
A két különálló ostyát ezt követően extrém precizitású illesztéssel és kötési eljárással egyesítik egyetlen chippé. A logikai vezérlő áramkörök nem a memóriacellák mellett foglalják a helyet a szilíciumlapkán, hanem közvetlenül a cellatömb alá kerülnek. A felépítés az Overhang terület felére csökkentését is lehetővé tette, ami közvetlenül növeli az érdemi adattárolásra használható felület arányát.
Energiahálózat és sávszélesség az mesterséges intelligencia korában
A memóriachip teljesítménye nem csupán a tárolt gigabitek számán múlik, hanem azon is, milyen gyorsan tudja átadni az adatokat a rendszervezérlőnek. A bemutatott megoldás a Toggle DDR6.0 interfész és a Separate Command Address (SCA) protokoll segítségével eléri a másodpercenkénti 4800 megatranszferes (MT/s) sebességet. Ez 33 százalékos sávszélesség-növekedést jelent az előző generációkhoz képest, ami elengedhetetlen a modern PCIe Gen6 alapú SSD-k kiszolgálásához.
A megnövelt adatátviteli tempó nem járhat együtt az áramfelvétel aránytalan növekedésével, hiszen a modern adatközpontok legfőbb szűk keresztmetszete a hűtés és az energiaellátás. A PI-LTT (Power Isolated Low-Tapped Termination) eljárás alkalmazásával az adatbeviteli és adatkiadási energiaigény drasztikusan lecsökkent. A mérések szerint az adatkiadás során felhasznált energia akár 34 százalékkal is mérséklődhet, ami közvetlen megtakarítást jelent a hűtési költségekben.
Petabájtos SSD-k irányába mutató adatközponti architektúra
A nagy nyelvi modellek tanítása és a felhőalapú infrastruktúrák üzemeltetése folyamatosan növeli az adatközpontok tárhelyigényét. A SanDisk és a Kioxia fejlesztése közvetlenül erre a piaci kihívásra ad választ, megnyitva az utat a mindössze 1U vagy 2U magas szerverfiókokba szánt, akár 1 petabájt (1000 terabájt) kapacitású SSD-k előtt. Az ilyen méretű adatsűrűség korábban elképzelhetetlen lett volna az enterprise kategóriás tárolókban.
Bár a 332 rétegű 3D NAND flash chipek elsődleges célcsoportját a hyperscale felhőszolgáltatók és a vállalati szerverparkok alkotják, a technológiai áttörés hatása idővel a lakossági piacon is megjelenik. A gyártástechnológia beérése és a tömegtermelés felpörgése után az asztali számítógépekbe és hordozható eszközökbe szánt NVMe SSD-k kapacitása is új szintre léphet, miközben az egy gigabájtra vetített költségek kedvezőbbé válnak.
Források:
