Drasztikus tempóváltást tervez a Samsung a mesterséges intelligenciás gyorsítók memóriapiacán a következő években. A dél-koreai gyártó a SEMICON Taiwan 2026 rendezvényen mutatta be legfrissebb útvonaltervét, amelyben a HBM5 és a radikálisan új zHBM architektúra játssza a főszerepet. A vállalat célja, hogy a chipek hőtermelését és energiaéhségét visszaszorítva jelentős előrelépést érjen el az adatátviteli sebességben.
Gyártástechnológiai váltás és 20 rétegű rétegzés a HBM5 memóriáknál
A Samsung HBM5 fejlesztése közvetlenül a jelenleg érkező HBM4E megoldásokra épít, ám a teljesítmény megduplázását tűzte ki célul. Az új generáció 20 százalékkal jobb wattonkénti hatékonyságot garantál, miközben a hőellenállást is 20 százalékkal mérsékeli. Ezt a javulást részben az úgynevezett Heat Path Block hűtési megoldás, részben pedig a gyártástechnológia átalakítása biztosítja. Míg a HBM4 és HBM4E esetében 4 nanométeres alapkészletet (base die) használtak, a HBM5-nél a gyártó áttér a saját fejlesztésű 2 nanométeres csomópontra.
A memóriatömbök felépítése szintén átalakul: a HBM5 kínálatában 12, 16, valamint 20 rétegű DRAM-halmok jelennek meg. A tömegtermelés elindítását 2028 körülre tervezi a cég. Ez a lépés szerves folytatása annak a folyamatnak, amelynek során a vállalat a kivezetett HBM4 csatornánkénti 11,7 Gbps sebességét követően a HBM4E sorozatnál már eléri a 16 Gbps-os sávszélességet.
A zHBM architektúra: memória közvetlenül a processzor tetején
Noha a HBM5 lényeges elmozdulást képvisel, a rendezvény legfőbb szakmai meglepetését a zHBM koncepciója jelentette. A hagyományos HBM memóriákat a processzor vagy grafikus gyorsító mellé, közös hordozóra (interposer) helyezik el. A zHBM ezzel szemben vertikálisan, közvetlenül az AI-gyorsító chip tetejére kerül. Az adatútvonal fizikai lerövidítése radikálisan növeli a sávszélességet és csökkenti a jelátviteli veszteséget.
A Samsung számításai szerint a zHBM a HBM4E-hez képest nyolcszoros nyers teljesítményre és megháromszorozott wattonkénti hatékonyságra lehet képes. A közvetlen egymásra rétegzéssel a hőellenállás 75–90 százalékkal csökkenhet, miközben a be- és kimeneti (I/O) energiafogyasztás akár 70 százalékkal mérséklődhet. A 2029 utánra várt architektúra alapjaiban változtathatja meg az adatközponti chipek felépítését.
Versenyfutás a mesterséges intelligencia infrastruktúrájáért
A félvezetőiparban tapasztalható átalakulás nem véletlen: a hatalmas nyelvi modellek és AI-gyorsítók korlátai ma már nem feltétlenül a számítási teljesítményben, hanem a memória-sávszélességben és a hűtési korlátokban rejlenek. A Samsung a CUBE névre keresztelt stratégiájával – amely a kapacitást, a sávszélességet, a kihasználtságot, valamint a hőtani és energiahatékonyságot egyesíti – próbálja megőrizni pozícióját a rivális SK Hynix és a feltörekvő gyártók ellenében. A memória processzorra építése szorosan illeszkedik a piaci trendekbe, ahol az architektúrák egyre inkább összeolvadnak a maximális hatékonyság érdekében.
